立创开源社区内有几个项目分享了往年 EDA 设计题目与仿真题，对此展开了学习。

【本人非科班出身，以下对项目的学习仅在我的眼界范围内发表意见，如有错误，请指正。】

项目一

来源：第十四届蓝桥杯EDA赛模拟题一 - 嘉立创EDA开源硬件平台

https://oshwhub.com/course-examples/di-shi-si-jie-lan-qiao-bei-eda-sai-mo-ni-ti-yi

连线交叉点处，应避免出现黄色框中的现象，尽量使用蓝色框中的形式。

图中VDD的形式，在这种情况下，采取小范围铺铜的形式更为恰当，参考 图 1-2 中的 AMS1117 下的铺铜区域。

GD32 的晶振附近包铜区域设计不合理，包铜区域应包括晶振、电容、电阻以及晶振到单片机之间的通路，其通路旁的其他元件及走线阻碍了包铜区域的延申。

在项目一中，单从PCB图上来看，问题大致有几点：(1)走线转弯处圆弧与45°走线方式混用。(2)走线线宽不合适当前线径电流情况。(3)布局不合理，出现不必要过孔。(4)走线路径不合理，导致信号线过长占用板上空间。

对此PCB文件来说，整体上还是没什么大问题，算的上是一个还可以的PCB设计。

其余问题可参考其他项目列出需注意问题。

项目二

来源：2022年蓝桥杯EDA设计组-省赛 - 嘉立创EDA开源硬件平台

https://oshwhub.com/aoao_sama/2022nian-lan-qiao-bei-EDAshe-ji-

在U2的引脚中，出现芯片引脚侧边出线的状况，一般情况下芯片引脚侧边出线是不可取的，需要谨慎对待，此类情况还出现在U1、U3、U6、U7中。图中黄色方框圈出所示。

在图中黄色方框圈出所示中，C3、R1、R2在走线连接上有从焊盘脚引出的走线方式、一般有走线空间的情况下，应避免此类情况。还由于斜走线引入了钝角，应避免。

底层走线中，有两引线相连引入不合适角度的问题，此类走线角度问题在本项目中较多，绘制PCB时应注意。

其中还有X1晶振与电容的距离较远，布置不合理的问题，应使得晶振与电容以及芯片之间走线距离尽可能短。另外X1晶振外壳起到防干扰的作用，晶振附近的过孔布置不大合理，而且没有完全包裹由晶振到芯片之间的时钟通路。

P1端子座放反了你们有没有看见？？？在3D视图上有体现，接线口应该朝向右面，结果朝向左面了。这种问题在原理图上极易画错，而且不容易注意到！绘制时应该谨慎再谨慎。

尽量避免在走线正中间打过孔，布局方面还可以再做优化，绘制PCB时用上了泪滴，这是一个很好的选择。

其余问题可参考其他项目列出需注意问题。

项目三

来源：【蓝桥杯练习题三】智能平衡小车 - 嘉立创EDA开源硬件平台

https://oshwhub.com/course-examples/kao-ti-zhi-neng-ping-heng-xiao-ju_transfer

【待更新】

项目四

来源：【蓝桥杯练习题一】51单片机开发板 - 嘉立创EDA开源硬件平台

https://oshwhub.com/course-examples/kao-ti-51-dan-pian-ji-kai-fa-ban

项目五

来源：第十四届 蓝桥杯 EDA设计与开发项目 国赛 真题 - 嘉立创EDA开源硬件平台

https://oshwhub.com/course-examples/di-shi-si-jie-lan-qiao-bei-eda-sai-guo-sai-zhen-ti

项目六

来源：【蓝桥杯练习题二】第十三届蓝桥杯EDA赛模拟题 - 嘉立创EDA开源硬件平台

https://oshwhub.com/course-examples/di-shi-san-jie-lan-qiao-beieda-sai-mu-ni-ti

项目七

来源：【蓝桥杯】第十三届 蓝桥杯 单片机设计与开发项目 国赛题 - 嘉立创EDA开源硬件平台

https://oshwhub.com/course-examples/lan-qiao-bei-iap15f2k61s2-dan-pian-ji-kai-fa-ban

第十三届蓝桥杯单片机设计与开发项目国赛题，基于组委会提供的四梯/国信长天单片机竞赛实训平台，按照赛题的要求进行修改配置，绘制出符合基本要求的练习训练板。

[28/01/2024]：更新项目二