Cadence PCB仿真使用Allegro PCB SI进行数字电路毛刺容差设置的方法图文教程

  ⏪《上一篇》   ?《总目录》   ⏩《下一篇》

目录

1， 概述

    数字信号的波形往往不是完美的低和高电平，经常会有一些毛刺。这在信号完整性仿真中也经常遇到，为了保证仿真顺利进行需要对接收电路的毛刺容差进行设置。本文简单介绍其配置方法。
在这里插入图片描述

2，配置方法

第1步：打开待仿真的PCB文件，

硬小二
微信公众号
微信关注硬小二，学习硬件不迷路！
注：本文转载自blog.csdn.net的硬小二的文章"https://blog.csdn.net/fydar/article/details/128699003"。版权归原作者所有，此博客不拥有其著作权，亦不承担相应法律责任。如有侵权，请联系我们删除。
复制链接
相关推荐
发表评论

评论记录：

未查询到任何数据！