1、前言

FPGA实现SFP光口视频编解码现状；
目前基于Xilinx系列FPGA的SFP光口视频编解码主要有以下几种，Artix7系列的GTP、Kintex7系列的GTX、更高端FPGA器件的GTH、GTY、GTV、GTM等，线速率越来越高，应用场景也越来越高端；编码方式也是多种多样，有8b/10b编解码、64b/66b编解码、HDMI编解码、SDI编解码等等；本设计采用UltraScale系列的UltraScale GTH作为高速接口、8b/10b编解码的方式实现SFP光口视频编解码；

工程概述

本设计使用Xilinx UltraScale系列FPGA为平台，实现UltraScale GTH光口视频点对点传输，所谓点对点传输，也就是两块FPGA开发板之间的相互传输；比如FPGA开发板1采集视频并通过SFP光口输出，FPGA开发板2通过SFP光口接收视频然后转HDMI输出给显示器；

视频发送端处理流程如下：

FPGA开发板1的视频输入源有多种，视频输入源有多种，一种是板载的HDMI输入接口，另一种是传统摄像头，包括OV7725、OV5640和AR0135；如果你的FPGA开发板没有视频输入接口，或者你的手里没有摄像头时，可以使用FPGA逻辑实现的动态彩条模拟输入视频，代码里通过parametr参数选择视频源，默认不使用动态彩条；FPGA首先对摄像头进行i2c初始化配置，然后采集摄像头视频；然后采集输入视频送入视频组包模块，将视频的每一行打上包头包尾标记以包的形式输出，以便接收方进行有效识别；让后调用Xilinx官方的UltraScale GTH IP核实现视频8b/10b编码和数据串化，将并行数据串化为高速串行差分信号，线速率设置为5Gbps，编码后的视频通过板载的SFP光口的光纤输出；

视频接收端处理流程如下：

FPGA开发板2用板载的SFP光口的光纤接收视频，然后用板载的SFP光口的光纤接收视频，然后送入Xilinx官方的UltraScale GTH IP核实现视频8b/10b解码和数据解串，将差分高速串行信号解为并行数据；然后数据送入数据对齐模块，实现错位数据对齐；然后数据送入视频解包模块，实现每一行的视频包头包尾拆解，并生成对应的场同步信号和数据有效信号输出；然后使用本博主常用的FDMA图像缓存架构对采集视频做图像3帧缓存，缓存介质为板载DDR4；然后Native视频时序控制FDMA从DDR4中读取视频并同步输出RGB888视频流；然后使用RGB转HDMI模块或专用芯片实现RGB视频流转HDMI差分视频信号；最后用显示器显示视频即可；针对市场主流需求，本博客设计并提供6套工程源码，具体如下：

现对上述6套工程源码做如下解释，方便读者理解：

工程源码1：点对点传输案例1的视频发送端工程

此工程为点对点传输案例1的视频发送端工程，即视频UltraScale GTH 8b/10b编码转SFP光口输出；开发板FPGA型号为Xilinx–Kintex UltraScale–xcku060-ffva1156-2-i；输入视频源为2路OV5640摄像头模组或者FPGA内部逻辑生成的动态彩条；视频源的选择通过代码顶层的parameter参数配置，默认使用ov5640作为视频源；FPGA首先对OV5640摄像头做i2c配置，本设计将OV5640摄像头分辨率配置为1280x720@30Hz；然后采集输入视频，将2个时钟1个像素的RGB565转换为1个时钟1个像素的RGB888图像；然后采集输入视频送入视频组包模块，将视频的每一行打上包头包尾标记以包的形式输出，以便接收方进行有效识别；让后调用Xilinx官方的UltraScale GTH IP核实现视频8b/10b编码和数据串化，将并行数据串化为高速串行差分信号，线速率设置为5Gbps，编码后的视频通过板载的SFP光口的光纤输出；输出分辨率为1280x720@60Hz；由此形成Sensor+8b/10b编码+SFP光口的高端架构；该工程适用于视频转SFP光口光端机应用；

工程源码2：点对点传输案例1的视频接收端工程

此工程为点对点传输案例1的视频接收端工程，即SFP光口视频接收UltraScale GTH 8b/10b解码转HDMI输出；FPGA开发板2用板载的SFP光口的光纤接收视频；然后送入Xilinx官方的UltraScale GTH IP核实现视频8b/10b解码和数据解串，将差分高速串行信号解为并行数据；然后数据送入数据对齐模块，实现错位数据对齐；然后数据送入视频解包模块，实现每一行的视频包头包尾拆解，并生成对应的场同步信号和数据有效信号输出；然后使用本博主常用的FDMA图像缓存架构对采集视频做图像3帧缓存，缓存介质为板载DDR4；然后Native视频时序控制FDMA从DDR4中读取视频并同步输出RGB888视频流；然后经过纯verilog显示的RGB转HDMI模块输出HDMI差分视频，输出分辨率为1280x720@60Hz；由此形成Sensor+高速接口+光编码+HDMI的高端架构；该工程适用于SFP光口的视频采集卡（光端机）应用；

工程源码3：点对点传输案例2的视频发送端工程

此工程为点对点传输案例2的视频发送端工程，即视频UltraScale GTH 8b/10b编码转SFP光口输出；开发板FPGA型号为Xilinx–Kintex UltraScale–xcku060-ffva1156-2-i；输入视频为板载的HDMI输入接口，使用笔记本电脑模拟HDMI输入设备连接到开发板HDMI输入接口；HDMI解码使用ADV7611芯片实现，ADV7611输出视频分辨率配置为1920x1080@60Hz；然后采集输入视频送入视频组包模块，将视频的每一行打上包头包尾标记以包的形式输出，以便接收方进行有效识别；让后调用Xilinx官方的UltraScale GTH IP核实现视频8b/10b编码和数据串化，将并行数据串化为高速串行差分信号，线速率设置为5Gbps，编码后的视频通过板载的SFP光口的光纤输出；输出分辨率为1920x1080@60Hz；由此形成Sensor+8b/10b编码+SFP光口的高端架构；该工程适用于视频转SFP光口光端机应用；

工程源码4：点对点传输案例2的视频接收端工程

此工程为点对点传输案例2的视频接收端工程，即SFP光口视频接收UltraScale GTH 8b/10b解码转HDMI输出；FPGA开发板2用板载的SFP光口的光纤接收视频；然后送入Xilinx官方的UltraScale GTH IP核实现视频8b/10b解码和数据解串，将差分高速串行信号解为并行数据；然后数据送入数据对齐模块，实现错位数据对齐；然后数据送入视频解包模块，实现每一行的视频包头包尾拆解，并生成对应的场同步信号和数据有效信号输出；然后使用本博主常用的FDMA图像缓存架构对采集视频做图像3帧缓存，缓存介质为板载DDR4；然后Native视频时序控制FDMA从DDR4中读取视频并同步输出RGB888视频流；然后经过纯verilog显示的RGB转HDMI模块输出HDMI差分视频，输出分辨率为1920x1080@60Hz；由此形成Sensor+高速接口+光编码+HDMI的高端架构；该工程适用于SFP光口的视频采集卡（光端机）应用；

工程源码5：点对点传输案例3的视频发送端工程

此工程为点对点传输案例3的视频发送端工程，即视频UltraScale GTH 8b/10b编码转SFP光口输出；开发板FPGA型号为Xilinx–>Zynq UltraScale–xczu4ev-sfvc784-1-i；输入视频为板载的HDMI输入接口，使用笔记本电脑模拟HDMI输入设备连接到开发板HDMI输入接口；HDMI解码使用ADV7611芯片实现，ADV7611输出视频分辨率配置为1920x1080@60Hz；然后采集输入视频送入视频组包模块，将视频的每一行打上包头包尾标记以包的形式输出，以便接收方进行有效识别；让后调用Xilinx官方的UltraScale GTH IP核实现视频8b/10b编码和数据串化，将并行数据串化为高速串行差分信号，线速率设置为5Gbps，编码后的视频通过板载的SFP光口的光纤输出；输出分辨率为1920x1080@60Hz；由此形成Sensor+8b/10b编码+SFP光口的高端架构；该工程适用于视频转SFP光口光端机应用；

工程源码6：点对点传输案例3的视频接收端工程

此工程为点对点传输案例3的视频接收端工程，即SFP光口视频接收UltraScale GTH 8b/10b解码转HDMI输出；FPGA开发板2用板载的SFP光口的光纤接收视频；然后送入Xilinx官方的UltraScale GTH IP核实现视频8b/10b解码和数据解串，将差分高速串行信号解为并行数据；然后数据送入数据对齐模块，实现错位数据对齐；然后数据送入视频解包模块，实现每一行的视频包头包尾拆解，并生成对应的场同步信号和数据有效信号输出；然后使用本博主常用的FDMA图像缓存架构对采集视频做图像3帧缓存，缓存介质为PS端DDR4；然后Native视频时序控制FDMA从DDR4中读取视频并同步输出RGB888视频流；然后经过专用芯片输出HDMI差分视频，输出分辨率为1920x1080@60Hz；由此形成Sensor+高速接口+光编码+HDMI的高端架构；该工程适用于SFP光口的视频采集卡（光端机）应用；

本博客详细描述了FPGA基于Aurora 8b/10b编解码架构实现UltraScaleGTH光口视频点对点传输的设计方案，工程代码可综合编译上板调试，可直接项目移植，适用于在校学生、研究生项目开发，也适用于在职工程师做学习提升，可应用于医疗、军工等行业的高速接口或图像处理领域；
提供完整的、跑通的工程源码和技术支持；
工程源码和技术支持的获取方式放在了文章末尾，请耐心看到最后；

免责声明

本工程及其源码即有自己写的一部分，也有网络公开渠道获取的一部分(包括CSDN、Xilinx官网、Altera官网等等)，若大佬们觉得有所冒犯，请私信批评教育；基于此，本工程及其源码仅限于读者或粉丝个人学习和研究，禁止用于商业用途，若由于读者或粉丝自身原因用于商业用途所导致的法律问题，与本博客及博主无关，请谨慎使用。。。

2、相关方案推荐

我已有的所有工程源码总目录----方便你快速找到自己喜欢的项目

其实一直有朋友反馈，说我的博客文章太多了，乱花渐欲迷人，自己看得一头雾水，不方便快速定位找到自己想要的项目，所以本博文置顶，列出我目前已有的所有项目，并给出总目录，每个项目的文章链接，当然，本博文实时更新。。。以下是博客地址：
点击直接前往

我这里已有的 GT 高速接口解决方案

我的主页有FPGA GT 高速接口专栏，该专栏有 GTP 、 GTX 、 GTH 、 GTY 等GT 资源的视频传输例程和PCIE传输例程，其中 GTP基于A7系列FPGA开发板搭建，GTX基于K7或者ZYNQ系列FPGA开发板搭建，GTH基于KU或者V7系列FPGA开发板搭建，GTY基于KU+系列FPGA开发板搭建；以下是专栏地址：
点击直接前往

3、工程详细设计方案

工程设计原理框图

工程设计原理框图如下：

输入Sensor之–>OV5640摄像头+动态彩条

此模块为点对点视频发送端工程所独有；输入Sensor是本工程的输入设备，其一为OV5640摄像头，此外本博主在工程中还设计了动态彩条模块，彩条由FPGA内部逻辑产生，且是动态移动的，完全可模拟Sensor，输入源选择Sensor还是彩条，通过Sensor模块的顶层参数配置，默认选择Sensor输入；Sensor模块如下：

SENSOR_TYPE=0；则输出OV5640摄像头采集的视频；
SENSOR_TYPE=1；则输出动态彩条的视频；

OV5640摄像头需要i2c初始化配置，本设计配置为1280x720@30Hz分辨率，本设计提供纯verilog代码实现的i2c模块实现配置功能；此外，OV5640摄像头还需要图像采集模块实现两个时钟输出一个RGB565的视频转换为一个时钟输出一个RGB888视频，本设计提供纯verilog代码实现的图像采集模块实现配置功能；动态彩条则由FPGA内部逻辑实现，由纯verilog代码编写；将OV5640摄像头配置采集和动态彩条进行代码封装，形成helai_OVsensor.v的顶层模块，整个模块代码架构如下：

输入视频之–>ADV7611芯片解码HDMI+动态彩条

此模块为点对点视频发送端工程所独有；输入视频源有两种，分别对应开发者手里有没有摄像头的情况，一种是使用板载的HDMI视频输入接口；如果你的手里没有HDMI输入口，则可使用FPGA内部逻辑生成的动态彩条模拟摄像头视频；视频源的选择通过代码顶层的parameter参数配置，默认使用HDMI视频输入接口视频源；HDMI解码方案为ADV7611芯片，使用纯verilog实现的i2c模块对ADV7611芯片做初始化配置，输出分辨率配置为1920x1080@60Hz；模块顶层接口如下：

parameter SENSOR_TYPE = 0；输出ADV7611解码的HDMI视频
parameter SENSOR_TYPE = 1；输出动态彩条的视频

ADV7611芯片配置采集代码如下：

视频数据组包

此模块为点对点视频发送端工程所独有；由于视频需要在UltraScale GTH 中通过aurora 8b/10b协议收发，所以数据必须进行组包，以适应aurora 8b/10b协议标准；视频数据组包模块代码位置如下：

首先，我们将16bit的视频存入FIFO中，存满一行时就从FIFO读出送入UltraScale GTH发送；在此之前，需要对一帧视频进行编号，也叫作指令，UltraScale GTH组包时根据固定的指令进行数据发送，UltraScale GTH解包时根据固定的指令恢复视频的场同步信号和视频有效信号；当一帧视频的场同步信号上升沿到来时，发送一帧视频开始指令 0，当一帧视频的场同步信号下降沿到来时，发送一帧视频开始指令 1，视频消隐期间发送无效数据 0 和无效数据 1，当视频有效信号到来时将每一行视频进行编号，先发送一行视频开始指令，在发送当前的视频行号，当一行视频发送完成后再发送一行视频结束指令，一帧视频发送完成后，先发送一帧视频结束指令 0，再发送一帧视频结束指令 1；至此，一帧视频则发送完成，这个模块不太好理解，所以我在代码里进行了详细的中文注释，需要注意的是，为了防止中文注释的乱序显示，请用notepad++编辑器打开代码；指令定义如下：

注意！！！指令可以任意更改，但最低字节必须为bc；

基于UltraScale GTH高速接口的视频传输架构

UltraScale GTH aurora 8b/10b编解码整体模块在视频点对点传输发送端和接收端都用到了；本设计使用UltraScale GTH高速接口传输视频，使用8b/10b编解码协议，搭建基于UltraScale GTH高速接口的视频传输架构，包括视频数据组包模块、UltraScale GTH IP核配置调用、接收数据对齐模块、视频数据解包模块等部分，总体代码架构如下：

基于UltraScale GTH高速接口的视频传输架构顶层接口核参数配置如下：

本设计共例化了2路UltraScale GTH，所以2路UltraScale GTH的收发回环方式也做了灵活的参数化配置，如果你只需要1路GT，则可删除另一路，如果你想例化更多路GT，则可根据上述设计方法扩展，十分方便；

UltraScale GTH IP 简介

关于UltraScale GTH 介绍最详细的肯定是Xilinx官方的《ug576-ultrascale-gth-transceivers》，我们以此来解读：《ug576-ultrascale-gth-transceivers》的PDF文档我已放在了资料包里；我用到的开发板FPGA型号为Kirtex7-UltraScale-xcku060-ffva1156-2-i；带有28路UltraScale GTX资源，其中2路连接到了板载2个SFP光口，每通道的收发速度为 500 Mb/s 到 16.375 Gb/s 之间。GTH 收发器支持不同的串行传输接口或协议，比如8b/10b编解码、PCIE /2.0/3.0 接口、万兆网 XUAI 接口、OC-48、串行 RapidIO 接口、 SATA(Serial ATA) 接口、数字分量串行接口(SDI)等等；

UltraScale GTH 基本结构

UltraScale GTH 基本结构如下：

Xilinx 以 Quad 来对串行高速收发器进行分组，四个串行高速收发器和一个 COMMOM（QPLL）组成一个 Quad，每一个串行高速收发器称为一个 Channel(通道），下图为UltraScale GTH 收发器在Kintex7 UltraScale FPGA 芯片中的示意图：《ug576-ultrascale-gth-transceivers》第19页；

在 Ultrascale/Ultrascale+架构系列的 FPGA 中，GTH 高速收发器通常使用 Quad 来划分，一个 Quad 由四个GTHE3/4_CHANNEL 原语和一个 GTHE3/4_COMMON 原语组成。每个GTHE3/4_COMMON 中包含两个 LC-tank pll(QPLL0 和 QPLL1)。只有在应用程序中使用 QPLL 时，才需要实例化 GTHE3/4_COMMON。每个 GTHE3/4_CHANNEL 由一个 channel PLL（CPLL）、一个 transmitter,和一个 receiver 组成。一个参考时钟可以直接连接到一个 GTHE3/4_CHANNEL 原语，而不需要实例化 GTHE3/4_COMMON；

Ultrascale GTH 收发器的发送端和接收端功能是相互独立，都是由 Physical Media Attachment（物理媒介适配层 PMA）和Physical Coding Sublayer（物理编码子层 PCS）组成。PMA 内部集成了串并转换(PISO)、预加重、接收均衡、时钟发生器和时钟恢复等；PCS 内部集成了 8b/10b 编解码、弹性缓冲区、通道绑定和时钟修正等，每个 GTHE3/4_CHANNEL源语的逻辑电路见《ug576-ultrascale-gth-transceivers》第20页；

UltraScale GTH 的参考时钟

UltraScale 器件中的 GTH 收发器提供了不同的参考时钟输入选项。参考时钟选择架构支持 QPLL0、QLPLL1 和CPLL。从架构上讲，每个 Quad 包含四个 GTHE3/4_CHANNEL 原语，一个 GTHE3/4_COMMON 原语，两个专用的外部参考时钟引脚对，以及专用的参考时钟路由。如果使用到了高性能 QPLL，则必须实例化 GTHE3/4_COMMON，如下面 GTHE3/4_COMMON 时钟多路复用器结构的详细视图所示，(《ug576-ultrascale-gth-transceivers》第33页)在一个 Quad 中有 6 个参考时钟引脚对，两个本地参考时钟引脚对：GTREFCLK0或GTREFCLK1，两个参考时钟引脚对来自上面的两个Quads：GTSOUTHREFCLK0或 GTSOUTHREFCLK1，两个参考时钟引脚对来自下面的两个 Quads： GTNORTHREFCLK0 或GTNORTHREFCLK1。

UltraScale GTH 发送和接收处理流程

首先用户逻辑数据经过 8B/10B 编码后，进入一个发送缓存区（Phase Adjust FIFO），该缓冲区主要是 PMA 子层和 PCS 子层两个时钟域的时钟隔离，解决两者时钟速率匹配和相位差异的问题，最后经过高速 Serdes 进行并串转换(PISO)，有必要的话，可以进行预加重(TX Pre-emphasis)、后加重。值得一提的是，如果在 PCB 设计时不慎将 TXP 和 TXN 差分引脚交叉连接，则可以通过极性控制(Polarity)来弥补这个设计错误。接收端和发送端过程相反，相似点较多，这里就不赘述了，需要注意的是 RX 接收端的弹性缓冲区，其具有时钟纠正和通道绑定功能。这里的每一个功能点都可以写一篇论文甚至是一本书，所以这里只需要知道个概念即可，在具体的项目中回具体用到，还是那句话：对于初次使用或者想快速使用者而言，更多的精力应该关注IP核的调用和使用。

UltraScale GTH 发送接口

《ug576-ultrascale-gth-transceivers》的第104到179页详细介绍了发送处理流程，其中大部分内容对于用户而言可以不去深究，因为手册讲的基本都是他自己的设计思想，留给用户可操作的接口并不多，基于此思路，我们重点讲讲UltraScale GTH例化时留给用户的发送部分需要用到的接口；用户只需要关心发送接口的时钟和数据即可，以例化2路UltraScale GTH 为例，经本博主优化，用户只需要关心如下UltraScale GTH 发送接口即可快速使用UltraScale GTH ；

UltraScale GTH 接收接口

《ug576-ultrascale-gth-transceivers》的第181到314页详细介绍了发送处理流程，其中大部分内容对于用户而言可以不去深究，因为手册讲的基本都是他自己的设计思想，留给用户可操作的接口并不多，基于此思路，我们重点讲讲UltraScale GTH 例化时留给用户的发送部分需要用到的接口；用户只需要关心接收接口的时钟和数据即可，以例化2路UltraScale GTH 为例，经本博主优化，用户只需要关心如下UltraScale GTH 接收接口即可快速使用UltraScale GTH ；

UltraScale GTH IP核调用和使用

UltraScale GTH IP核配置调用在工程种位置如下：

UltraScale GTH IP核调用和使用很简单，通过vivado的UI界面即可完成，如下：

UltraScale GTH基本配置如下：板载差分晶振125M，线速率配置为5G，协议类型被指为aurora 8b/10b；如下：

相较于Xilinx 7系列FPGA的GT高速接口，UltraScale系列FPGA在物理约束页也有较大改进，已不需要用户再去查看官方数据手册找到原理图所在的FPGA内部位置，而是直接给出了详细PIN脚，只要在这里选对了位置，GT高速接口的时钟和数据引脚在XDC中已不再需要约束，如下：

此外，有别于Xilinx 7系列FPGA的GT高速接口；UltraScale 系列FPGA的GT高速接口在控制引脚方面更加细节，用户可以选择具体哪些控制引脚被使用，当然，这需要开发人员对SERDES技术有较高的认知，在此基础上，可使我们的设计更加便捷，对于8B/10编解码协议而言，开发者可能只需关注并使用极性反转控制，如果需要动态变速，可能还需要使用DRP接口，其余功能性接口其实不必太过关注；如下：

接收数据对齐模块

此模块为点对点视频接收端工程所独有；由于GT资源的aurora 8b/10b数据收发天然有着数据错位的情况，所以需要对接受到的解码数据进行数据对齐处理，数据对齐模块代码位置如下：

我定义的 K 码控制字符格式为：XX_XX_XX_BC，所以用一个rx_ctrl 指示数据是否为 K 码 的 COM 符号；
rx_ctrl = 4’b0000 表示 4 字节的数据没有 COM 码；
rx_ctrl = 4’b0001 表示 4 字节的数据中[ 7: 0] 为 COM 码；
rx_ctrl = 4’b0010 表示 4 字节的数据中[15: 8] 为 COM 码；
rx_ctrl = 4’b0100 表示 4 字节的数据中[23:16] 为 COM 码；
rx_ctrl = 4’b1000 表示 4 字节的数据中[31:24] 为 COM 码；
基于此，当接收到有K码时就对数据进行对齐处理，也就是将数据打一拍，和新进来的数据进行错位组合，这是FPGA的基础操作，这里不再赘述；数据对齐模块顶层接口如下：

视频数据解包

此模块为点对点视频接收端工程所独有；数据解包是数据组包的逆过程，代码位置如下：

UltraScale GTH解包时根据固定的指令恢复视频的场同步信号和视频有效信号；这些信号是作为后面图像缓存的重要信号；由于数据解包是数据组包的逆过程，所以这里不再过多赘述，视频数据解包模块顶层接口如下：

FDMA图像缓存

此模块为点对点视频接收端工程所独有；FDMA图像缓存架构实现的功能是将输入视频缓存到板载DDR中再读出送后续模块，目的是实现视频同步输出，实现输入视频到输出视频的跨时钟域问题，更好的呈现显示效果；由于调用了Xilinx官方的MIG作为DDR控制器，所以FDMA图像缓存架构就是实现用户数据到MIG的桥接作用；架构如下：

FDMA图像缓存架构由FDMA控制器+FDMA组成；FDMA实际上就是一个AXI4-FULL总线主设备，与MIG对接，MIG配置为AXI4-FULL接口；FDMA控制器实际上就是一个视频读写逻辑，以写视频为例，假设一帧图像的大小为M×N，其中M代表图像宽度，N代表图像高度；FDMA控制器每次写入一行视频数据，即每次向DDR中写入M个像素，写N次即可完成1帧图像的缓存，读视频与之一样；同时调用两个FIFO实现输入输出视频的跨时钟域处理，使得用户可以AXI4内部代码，以简单地像使用FIFO那样操作AXI总线，从而达到读写DDR的目的，进而实现视频缓存；本设计图像缓存方式为3帧缓存；图像缓存模块代码架构如下：

基于FDMA的图像缓存架构在Block Design设计中如下：

HDMI视频输出

此模块为点对点视频接收端工程所独有；缓存图像从DDR4读出后经过Native时序生成模块输出标准的VGA时序视频，然后经过纯verilog显示的RGB转HDMI模块输出HDMI差分视频；最后送显示器显示即可；需要注意的是，UltraScale系列FPGA不支持oserdese2原语，所以只能用oserdese3原语实现10 bit串化，基于此，本博主提供的RGB转HDMI模块可支持7系列、ULTRASCALE系列FPGA、ULTRASCALE_PLUS系 FPGA，顶层代码如下：

代码例化如下：

此外，有的FPGA开发板采用专用芯片实现RGB转HDMI功能，这种情况下只需配置芯片即可，本设计中有的工程就是使用了ADV7511芯片，其i2c配置代码如下：

点对点视频发送端工程源码架构

提供6套工程源码，以工程源码1为例，点对点视频发送端工程源码架构如下：

点对点视频接收端工程源码架构

提供6套工程源码，以工程源码2为例，点对点视频接收端工程Block Design设计如下：

提供6套工程源码，以工程源码2为例，点对点视频接收端工程综合后的工程源码架构如下：

工程源码5、6使用了Zynq；PL端时钟由Zynq软核提供，所以需要运行运行SDK以启动Zynq，所以需要在SDK里运行一个简单的hello world程序，SDK软件代码架构如下：

4、vivado工程源码1详解–>KU060，点对点案例1–OV5640视频转SFP光口发送

开发板FPGA型号：Xilinx–Kintex UltraScale–xcku060-ffva1156-2-i；
FPGA开发环境：Vivado2019.1；
输入：OV5640摄像头或动态彩条，分辨率1280x720@30Hz；
输出：SFP光口，分辨率1280x720@60Hz；
回环光口类型：SFP光口；
高速接口类型：UltraScale GTH，线速率5Gbps；
高速接口编解码协议：8b/10b编解码；
实现功能：FPGA基于UltraScale GTH 8b/10b编解码的视频输出；
工程作用：此工程目的是让读者掌握FPGA基于UltraScale GTH 8b/10b编解码的视频输出的设计能力，以便能够移植和设计自己的项目；
工程Block Design和工程代码架构请参考第3章节的《工程源码架构》小节内容；
工程的资源消耗和功耗如下：

5、vivado工程源码2详解–>KU060，点对点案例1–SFP光口接收OV5640视频转HDMI

开发板FPGA型号：Xilinx–Kintex UltraScale–xcku060-ffva1156-2-i；
FPGA开发环境：Vivado2019.1；
输入：SFP光口，分辨率1280x720@60Hz；
输出：HDMI，RTL逻辑编码，分辨率1280x720@60Hz；
回环光口类型：SFP光口；
高速接口类型：UltraScale GTH，线速率5Gbps；
高速接口编解码协议：8b/10b编解码；
图像缓存方案：FDMA图像缓存+DDR4颗粒+3帧缓存；
实现功能：FPGA基于UltraScale GTH 8b/10b编解码的视频输出；
工程作用：此工程目的是让读者掌握FPGA基于UltraScale GTH 8b/10b编解码的视频输出的设计能力，以便能够移植和设计自己的项目；
工程的资源消耗和功耗如下：

6、vivado工程源码3详解–>KU060，点对点案例2–HDMI视频转SFP光口发送

开发板FPGA型号：Xilinx–Kintex UltraScale–xcku060-ffva1156-2-i；
FPGA开发环境：Vivado2019.1；
输入：HDMI或者FPGA内部动态彩条，ADV7611解码方案，分辨率1920x1080@60Hz，笔记本电脑模拟输入源；
输出：SFP光口，分辨率1920x1080@60Hz；
回环光口类型：SFP光口；
高速接口类型：UltraScale GTH，线速率5Gbps；
高速接口编解码协议：8b/10b编解码；
实现功能：FPGA实现UltraScale GTH光口视频传输；
工程作用：此工程目的是让读者掌握FPGA实现UltraScale GTH光口视频传输的设计能力，以便能够移植和设计自己的项目；
工程Block Design和工程代码架构请参考第3章节的《工程源码架构》小节内容；
工程的资源消耗和功耗如下：

7、vivado工程源码4详解–>KU060，点对点案例2–SFP光口接收HDMI视频转HDMI

开发板FPGA型号：Xilinx–Kintex UltraScale–xcku060-ffva1156-2-i；
FPGA开发环境：Vivado2019.1；
输入：SFP光口，分辨率1920x1080@60Hz；
输出：HDMI，RTL编码方案，分辨率1920x1080@60Hz；
回环光口类型：SFP光口；
高速接口类型：UltraScale GTH，线速率5Gbps；
高速接口编解码协议：8b/10b编解码；
图像缓存方案：FDMA图像缓存+DDR4颗粒+3帧缓存；
实现功能：FPGA基于UltraScale GTH 8b/10b编解码的视频输出；
工程作用：此工程目的是让读者掌握FPGA基于UltraScale GTH 8b/10b编解码的视频输出的设计能力，以便能够移植和设计自己的项目；
工程的资源消耗和功耗如下：

8、vivado工程源码5详解–>ZU4EV，点对点案例3–HDMI视频转SFP光口发送

开发板FPGA型号：Xilinx–>Zynq UltraScale–xczu4ev-sfvc784-1-i；
FPGA开发环境：Vivado2019.1；
输入：HDMI或者FPGA内部动态彩条，ADV7611解码方案，分辨率1920x1080@60Hz，笔记本电脑模拟输入源；
输出：SFP光口，分辨率1920x1080@60Hz；
回环光口类型：SFP光口；
高速接口类型：UltraScale GTH，线速率5Gbps；
高速接口编解码协议：8b/10b编解码；
实现功能：FPGA实现UltraScale GTH光口视频传输；
工程作用：此工程目的是让读者掌握FPGA实现UltraScale GTH光口视频传输的设计能力，以便能够移植和设计自己的项目；
工程Block Design和工程代码架构请参考第3章节的《工程源码架构》小节内容；
工程的资源消耗和功耗如下：

9、vivado工程源码6详解–>ZU4EV，点对点案例3–SFP光口接收HDMI视频转HDMI

开发板FPGA型号：Xilinx–>Zynq UltraScale–xczu4ev-sfvc784-1-i；
FPGA开发环境：Vivado2019.1；
输入：SFP光口，分辨率1920x1080@60Hz；
输出：HDMI，ADV7511编码方案，分辨率1920x1080@60Hz；
回环光口类型：SFP光口；
高速接口类型：UltraScale GTH，线速率5Gbps；
高速接口编解码协议：8b/10b编解码；
图像缓存方案：FDMA图像缓存+PS端DDR4颗粒+3帧缓存；
实现功能：FPGA基于UltraScale GTH 8b/10b编解码的视频输出；
工程作用：此工程目的是让读者掌握FPGA基于UltraScale GTH 8b/10b编解码的视频输出的设计能力，以便能够移植和设计自己的项目；
工程的资源消耗和功耗如下：

10、工程移植说明

vivado版本不一致处理

1：如果你的vivado版本与本工程vivado版本一致，则直接打开工程；
2：如果你的vivado版本低于本工程vivado版本，则需要打开工程后，点击文件–>另存为；但此方法并不保险，最保险的方法是将你的vivado版本升级到本工程vivado的版本或者更高版本；

3：如果你的vivado版本高于本工程vivado版本，解决如下：

打开工程后会发现IP都被锁住了，如下：

此时需要升级IP，操作如下：

FPGA型号不一致处理

如果你的FPGA型号与我的不一致，则需要更改FPGA型号，操作如下：



更改FPGA型号后还需要升级IP，升级IP的方法前面已经讲述了；

其他注意事项

1：由于每个板子的DDR不一定完全一样，所以MIG IP需要根据你自己的原理图进行配置，甚至可以直接删掉我这里原工程的MIG并重新添加IP，重新配置；
2：根据你自己的原理图修改引脚约束，在xdc文件中修改即可；
3：纯FPGA移植到Zynq需要在工程中添加zynq软核；

11、上板调试验证

准备工作

需要准备的器材如下：
笔记本电脑，没有则请使用FPGA内部生成的彩条；
FPGA开发板，没有开发板可以找本博提供；
SFP光模块和光纤；
我的开发板了连接如下：

UltraScale GTH光口视频点对点传输效果演示

UltraScale GTH光口视频点对点传输效果演示如下：

12、工程代码的获取

代码太大，无法邮箱发送，以某度网盘链接方式发送，
资料获取方式：私，或者文章末尾的V名片。
网盘资料如下：

此外，有很多朋友给本博主提了很多意见和建议，希望能丰富服务内容和选项，因为不同朋友的需求不一样，所以本博主还提供以下服务：