AD936x 系列快速入口

AD9361 补充（中）

AD936x 配置软件介绍 上

一、 MGC

BBP可以通过SPI write和 control input pins控制增益。

• SPI write：默认使用增益索引的SPI写入。
• control input pins：BBP可以脉冲control input pins来移动增益索引，CTRL_IN0增加Rx1的增益索引，CTRL_IN1减少Rx1的增益索引。CTRL_IN2增加Rx2的增益索引，CTRL_IN3减少Rx2的增益索引。该模式可通过ad 9361 _ set _ rx _ gain _ control _ mode函数配置。脉冲是异步的，因此与建立和保持时间无关，但高电平和低电平时间必须至少为两个ClkRF周期（ClkRF是RX FIR滤波器输入端使用的时钟），AD9361才能检测到该事件。MGC control input pins模式下，递增和递减寄存器0x0FC和0x0FE设置增益变化量（寄存器值+1）。

在全表模式下，一个索引指针控制接收通道的增益。
1）如果使用SPI写控制增益，通过写入寄存器直接设置增益索引。

2）如果使用control input pins控制增益，通过脉冲各种引脚会使增益索引指针在整个表中上下移动。

在分离表模式下，如果使能数字增益，BBP必须通过SPI写来改变该增益，在该模式下，CTRL_IN引脚不改变数字增益。
1）如果BBP使用SPI写来控制增益，则需要单独的寄存器写来设置LMT和LPF增益索引，数字增益(如果使能的话)需要第三次寄存器写入。

2）由于只有四个control input pin，但是有八种不同的模拟增益调整(LPF、LMT、Rx1、Rx2、增和减组合，如Rx1通道的LPF的索引增加，Rx1通道的LPF的索引减少等)。如果BBP使用control input pins来改变分离表模式下的增益，则有两种选择。

第一种选择是使用一个SPI bit 来确定增益索引在哪里变化(LMT或LPF)。通过清除 AGC for LMT/LPF Gain bit(0x0FC[D3])可启用此选项，而Inc/Dec LMT Gain bit(0x0FC[D4])选择增益变化位置。

第二种选择是设置Use AGC for LMT/LPF Gain bit位，由AD9361峰值检测器决定增益的变化位置。这种情况下，分离表的结构会发生变化，如下图所示MGC下control input pins模式通过峰值检测控制增益位置时的分离表结构。

• 此时LMT表分为两个部分，一个上部LMT表和一个下部LMT表。分割线是初始LMT gain limit。
  

过载发生的位置和增益索引当前指向的位置会影响增益变化的地方，如下表所示。可看出算法首先降低LMT增益，然后，当LMT索引达到LMT索引极限时，过载类型决定增益降低的位置。

• 如果同时出现多个过载情况，则LMT过载是第一优先，ADC过载是第二优先，Digital Saturation是第三优先。

二、 Slow attack AGC

上图演示控制环路的概念。内部高阈值和内部低阈值存储为负的dBFS。外部高阈值和外部低阈值存储为相对于内部阈值的分贝增量。A、B、C和D步长是可编程的。这些步长决定了平均信号功率超过阈值后增益索引指针的变化量。AD9361没有默认阈值或步长，BBP必须使用ad 9361 _ set _ rx _ gain _ control _ mode函数写入这些值。

2.1 Slow attack AGC增益更新时间

当平均信号功率超过阈值时，增益不一定立即改变。在FDD系统中，通常有短暂的周期(如时隙边界周围)来适应增益变化或其他系统参数更新。为了适应FDD协议的这一方面，AD9361增益将仅在增益更新计数器到期后更新。计数器以ClkRF速率(RFIR的输入速率)计时。计数器的深度可以设置为这些寄存器中的值的两倍或四倍。

由于BBP控制AD9361状态移动，它可以确定增益更新计数器什么时候到期，增益更新计数器可以设置为总是在时隙(或其他)边界时到期。

• 如果BBP置位Digital Sat Counter的Enable Sync位，将CTRL_IN2设为高电平可以复位增益更新计数器。

slow AGC通常被配置成在每个增益更新周期内具有多个功率测量周期。在增益更新边界之前执行的最后一次功率测量确定增益是否应该改变(以及改变多少)。

2.2 Overload in Slow attack（过载）

除了前面讨论的控制环路之外，slow attack AGC 可以更快地对峰值过载事件（如 large LMT和 large ADC过载）做出反应。

在slow attack模式下，AD9361计算特定过载事件发生的次数。只有当事件发生次数超过编程配置的次数时，增益才会改变。对于这些峰值过载，增益仅在增益更新计数器到期时才会改变。AD9361没有这些计数器的默认值，因此BBP必须使用ad 9361 _ set _ rx _ gain _ control _ mode函数写入所有这些值。

在增益改变事件中，最优先的是large LMT检测器，其次是 large ADC 检测器，最后是二阶窗口控制环路使用的功率检测器。

也可以设置AD9361，使large LMT过载和/或 large ADC过载使增益立即变化，忽略增益更新计数器。该模式由寄存器0x123 中Immed Gain Change if Lg LMT Overload 位和 Immed Gain Change if Lg ADC Overload位置1。

如果平均信号功率低于控制环路的低阈值(这通常会导致增益增加)，但 small peak overload 检测器(LMT或ADC)已跳闸（如超过了LMT检测器的低阈值），设置Prevent Gain Inc位可防止增益增加。

• Prevent Gain Inc ： 如果发生small LMT或 small ADC 过载，设置该位可防止增益增加。

和LMT和ADC过载一样，AD9361使用计数器来确定digital saturation发生的次数。此计数器是Dig Saturation Exceeded Counter，如果超出，增益索引会降低。

2.3 gain table

在全表模式下，单个表控制Rx信号路径的所有增益。上表显示了峰值过载的影响(超过相关计数器后)。特定过载条件会导致增益索引移动可编程的步长，但增益可能会在不同增益模块中发生变化。

在分离表模式下，增益表被分割，如前面所述。在分离表中，模拟增益有两个独立的索引指针，数字增益(如果使能)有另一个指针。

上表描述了各种峰值过载条件的影响，与MGC部分所示的分离表相同。如果LPF表中的增益发生变化，所用的LPF步长为Decrement Step Size:Large LPF Gain Change。
同样，如果 LMT表中的增益发生变化，所用的步长为Dec Step Size:Large LMT Overload

三、hybrid AGC mode

除了不使用增益更新计数器之外，混合AGC模式与Slow attack AGC模式相同。当BBP将CTRL_IN2信号拉高时，增益会更新。混合项的出现是因为BBP已经从AD9361那里拿走了一些算法控制权，因此增益控制不再是完全自动的。通过ad 9361 _ set _ rx _ gain _ control _ mode函数使能混合模式。

四、 Fast attack AGC

上图为Fast attack AGC状态转移图，当AD9361进入Rx状态时，Fast attack AGC状态机离开State 0，进入State 1。其目标是调整增益索引，以便在非常短的时间内实现最佳接收增益。

AGC 在增益锁定的过程中会经历几个状态，增益锁定时增益不会改变(解锁)，除非发生大的信号电平变化或突发结束。当增益解锁时，AGC状态机移回其复位状态，重新开始。

4.1 STATE 0: RESET

当AD9361不处于Rx状态时， AGC 保持这种状态。在这种状态下， AGC 不执行任何操作。

4.2 STATE 1: PEAK OVERLOAD DETECT

当AD9361进入Rx状态时， AGC首先等待AGC attack寄存器所设置的时间(微秒)。该延时使接收路径在AGC启动之前稳定。

延迟后，AGC进入State 1——峰值过载检测(LMT和ADC)和增益调整。 digital saturation检测器也启用，但在State 1下，信号可能没有足够的时间到达检测器。每次增益改变时，AD9361都会将峰值检测器保持在复位状态，直到 Peak Overload Wait Time计数器到期。如果 Energy Detect Count 时段没有检测到峰值过载，则AGC可以进入状态2。Energy Detect Count 以时钟频率(Rx FIR滤波器输入端使用的时钟)计时。

对于不同的增益表类型，过载会以不同的方式影响增益索引。在全增益表模式下，AD9361针对不同的过载极限使用不同的步长(增益索引变化)。上表显示了全表模式下 fast attack AGC的步长配置。实例#1的步长通常大于实例#2，实例# 2通常大于实例#3。

上表显示了使用分离表时各种过载的影响，下图显示了分离表架构。可知无论过载发生在哪里，增益首先从LMT表中降低。当增益索引达到 LMT INDEX LIMIT时，过载发生的地方增益降低。

4.3 STATE 2: MEASURE POWER AND LOCK LEVEL GAIN CHANGE

进入状态2后， AGC 等待一段时间T (Settling Delay减去 Energy Detect Count)。做减法是因为AGC需要等待Energy Detect Counter 到期才能退出State 1，进入State 2。因此，测量功率之前的延时不需要再算这段时间。经过延时T后，AGC测量HB1滤波器输出端的平均信号功率。

• Settling Delay：详见AD9361 介绍 (中) 6.36

AGC处于State 2时，一直保持LMT、ADC和digital saturation 过载检测器启用。如果过载发生，AGC将回到State 1，降低增益。

当Enable Incr Gain 位置1时，如果平均信号功率低于低功率阈值（AD9361 介绍 (中) 6.33）的时间大于增量时间，进入State 2A， AGC 增加增益。使用的增益步长为Increment Gain Step + 1。直到信号保持在低功率阈值以下的时间不超过增量时间，增益不再增加，AGC退出 State 2A回到State 1，再次检查峰值过载。

如果 AGC已进入State 2，但未检测到低功率情况，或者 Enable Incr Gain 位为0，然后将测得的信号功率与 AGC Lock Level锁定电平(快速)进行比较。AGC随后调整增益，使平均信号功率与AGC锁定电平相匹配。锁定电平存储为负的dBFS，分辨率：1 dB/LSB。如果增益需要增加以达到锁定电平，则有一个最大增加量，由AGCLL Max Increase设置。

在全增益表模式下，AGC只需改变增益索引，使信号功率与锁定电平相匹配(除非受到AGCLL Max Increase的限制)。

在分离表模式下，如果Enable LMT Gain Incr for Lock Level位设为高电平，则按照上表进行操作。如果该位未设置为高电平，则只有LPF增益可用来增加增益。

• 无论该位如何设置，如果在锁定电平期间发生small LMT 过载，LMT增益不允许增加来达到锁定电平。

4.4 STATE 3: MEASURE POWER AND PEAK OVERLOAD DETECT

当AGC 进入State 3时锁定增益。AGC继续测量功率，并保持其 large LMT、large ADC和digital saturation过载检测器启用。

如果Enable Gain Inc After Gain Lock和Enable Incr Gain 位为1，AGC 将检查是否出现低功率情况。使用的方法与State 2 中使用的方法相同(包括如果增益必须增加，向状态1的转换)。如果Enable Gain Inc After Gain Lock位为0，则AGC不会在State 3下执行低功率测试。如果 AGC 因低功率退出状态3，增益解锁。

如果阈值设置正确，即使在锁定电平调整后，过载检测器也不应该 assert ，除非感兴趣的信号电平增加或突然出现带外阻塞。为了防止这些可能性，AGC监测其过载检测器。如果锁定电平调整后出现过载，AGC会使用不同的步长来改变增益。

在全增益表模式下，无论过载类型如何，步长(减少的索引数)始终是Post Lock Level Step Size for Full Table值。在分离增益表模式下，ADC过载时步长： Post Lock Level Step Size for LPF Table，LMT 过载时步长：Post Lock Level Step for LMT Table。

• 这些步长通常小于State 1 和State 2 中使用的步长。State 1 和State 2 过载步长旨在非常快速地响应大过载。State 3中出现的过载通常会更小，需要更少的调整。

4.5 STATE 4: UNLOCK GAIN

如果发生这些过载，AGC会在State 4下降低增益。AGC处于State 4时，增益解锁。AGC然后返回 State 3。

AGC 对锁定电平调整后出现的过载情况进行计数。如果该数超过Final Overrange Count，AGC将返回 State 1 ，并重置其峰值检测器。

4.6 STATE 5:GAIN LOCK AND MEASURE POWER

当 AGC 达到 State 5时，AGC锁定增益(如果它未锁定)。当增益锁定时，AGC 还测量平均信号功率，并将这个值存为一个参考功率电平。该值用于与其他阈值进行比较，可以解锁增益。

State 5是AGC算法中的最终状态，旨在维持相同的增益，除非信号幅度发生较大变化(如突发或子帧结束或大干扰信号突然到达或离开)。在 State 2和 State 3下，测量长度由Dec Power Measurement Duration设置。在State 5下，测量长度由State 5下的 Power Meas设置。这两组寄存器，位到持续时间的映射是相同的。

• 测量时间不同的原因是，在早期状态下，目标是尽可能快地锁定增益。所以早期状态可以使用较短的测量时间，之后一旦增益锁定，可以使用较长的测量时间。

当增益解锁时， AGC可以将增益重置为最大增益或上表所示的其他几个增益位置之一，AGC返回State 1(如果AD9361退出Rx状态，则返回State 0)。当AGC返回State 1时，它将digital gain 为0 dB(除非digital gain 被强制为固定值)。Optimize Gain和Set Gain都可以减少增益锁定所需的时间，因为它们都使用之前突发的增益索引信息。

• Maximum Gain ：最大模拟增益
• Optimize Gain：一个优化值，可以减少AGC锁定增益（每次突发时）通常应采取的步骤。上一次突发最后一个 AGC 增益锁定索引 加 Optimize Gain Offset

Set Gain可以使用先前突发的增益锁定索引的开始或结束。Use Last Lock Level for Set Gain决定了使用哪个增益索引。如果信号的前同步码出现在突发的开始，则通常使用突发的前端。如果整个突发使用相同的额定功率电平，则AGC一般使用突发增益索引的最后一个。

• Use Last Lock Level for Set Gain：设置该位，使用前一帧的最后一个增益索引来设置增益。清除该位，使用前一帧的第一个增益指数。

如果阈值设置正确，最有可能的情况是AGC在突发结束时解锁增益(Energy Lost Threshold)或者AD9361退出Rx State。

• 增益索引类型 No change表示增益索引不会立即改变，但AGC算法会重新开始，因此AGC在其状态间移动并重新锁定后，增益索引很可能会改变。
• 对于其他增益索引类型，如 Set gain，AGC首先将增益索引更改到适当的位置，然后重新启动算法。

如上表所示，在典型的fast AGC配置下，当增益解锁时，增益索引有很多选择。ADC过载解锁增益类似于stronger signal 测试，是一个峰值检测器，不是功率检测器。large LMT过载解锁增益会检查大的干扰信号，是一个峰值检测器。large ADC阈值存储在寄存器0x105中，large LMT阈值存储在寄存器0x108中。

当信号功率与Energy Lost Threshold比较时，还有一个时间因素。每次信号功率值更新时，AGC都会计算增益锁定开始时测量的功率与当前信号功率之间的差值，将差值与Energy Lost Threshold进行比较。如果差值超过阈值的时间等于Gain Lock Exit Count（寄存器 0x119）的两倍，增益解锁。 Gain Lock Exit Count 以ClkRF速率计时。Stronger Signal Threshold也进行一样的比较。

• 对峰值检测器而言，没有时间要求，单次过载就解锁增益。

一般来说，AGC是增益何时解锁的最佳仲裁器。然而，在某些情况下，BBP启动解锁条件可能是有利的。如果BBP将EN_AGC引脚拉高，增益将解锁，AGC算法将重新启动。BBP不能强制增益在某个时间锁定，但它可以控制增益何时解锁。下表显示了寄存器如何操作以使用这个特性。

如果阈值设置正确，当AD9361退出Rx模式或突发/子帧结束时，解锁增益的典型设置足以满足大多数应用。

如上表所示，在某些情况下也可以不解锁增益（如果需要的话）。这些设置取决于BBP是否会使用 EN_AGC 引脚来解锁增益。

• 除了增益应该解锁时， EN_AGC引脚应该为低电平。
• 如果未使用EN_AGC引脚，则Gain Lock Delay位必须设为高电平。